삼성, TSMC와 경쟁할 3D AI 칩 패키징 기술 SAINT 공개

삼성전자가 내년에 첨단 3차원(3D) 칩 패키징 기술을 선보일 계획이라고 밝혔다. 파운드리 업계의 강자인 대만반도체제조회사(TSMC)와 경쟁하려는 의도다.

SAINT: 삼성의 최첨단 상호 연결 기술

KED 글로벌은 수원에 본사를 둔 칩 제조업체가 SAINT(Samsung Advanced Interconnection Technology)를 활용하여 AI 칩을 포함한 고성능 칩에 필요한 메모리와 프로세서를 통합할 것이라고 보도했다. 혁신을 통해 훨씬 더 작은 칩 크기가 가능해지며 업계 노트 ISP에 혁명을 일으켰다 .

삼성은 SAINT 브랜드 아래 세 가지 유형의 고급 패키징 기술을 선보일 예정이다. 첫 번째 유형인 SAINT S는 SRAM 메모리 칩과 CPU를 수직으로 적층하는 방식이다. 두 번째 유형인 SAINT D는 CPU, GPU 등의 프로세서와 DRAM 메모리를 수직 패키징 형식으로 통합한다. 마지막으로 SAINT L은 애플리케이션 프로세서(AP)를 스택하여 현재 칩 설계의 한계를 뛰어넘는다.

SAINT S를 포함한 삼성의 일부 신기술에 대해서는 이미 검증 테스트가 실시되었다. 고객과의 추가 테스트에 이어 삼성은 다음 해에 상용 서비스를 출시하여 고급 패키징 시장에서의 입지를 확고히 할 계획이다.

반도체 제조에서 패키징의 중요성

반도체 제조의 마지막 단계인 패키징은 중요한 역할을 한다. 이는 칩을 부식으로부터 보호할 뿐만 아니라 다양한 칩 유형의 통합 및 연결을 용이하게 한다. 성능을 향상시키고 여러 장치를 병합하고 패키징하는 것은 업계 기술 발전의 핵심이다.

TSMC와 삼성, 인텔은 첨단 패키징 분야의 주도권을 놓고 치열한 경쟁을 벌이고 있다. 서로 다른 반도체를 통합하거나 여러 칩을 수직으로 상호 연결함으로써 고급 패키징은 보다 간소화되고 효율적인 전자 장치를 위한 길을 열어준다.

컨설팅 회사인 Yole Intelligence에 따르면 고급 칩 패키징은 2027년까지 글로벌 시장이 660억 달러에 이를 것으로 예상되는 등 상당한 성장을 이룰 것으로 예상된다. 이 시장 내에서 3D 패키징은 약 4분의 1을 차지해 150억 달러에 이를 것으로 예상된다.

현재 패키징에 대한 주류 접근 방식은 칩을 서로 가까이 배치하여 데이터 병목 현상을 최소화하는 것을 목표로 하는 2.5D 형식이다.

TSMC의 3D 인터칩 적층 기술 투자

TSMC는 경쟁력을 유지하기 위해 3D 칩 간 적층 기술인 SoIC에 막대한 투자를 하고 있다. 이번 투자는 Apple Inc., Nvidia Corp과 같은 거대 기술 기업을 포함한 TSMC의 고객에게 혜택을 줄 것이다. TSMC는 900억 달러를 투자하여 반도체 산업의 선두주자로서의 입지를 확고히 하는 것을 목표로 하고 있다.

초미세 가공을 통해 나노미터를 축소하는 것과 관련된 문제와 달리 고급 패키징은 반도체 성능을 향상시키는 강력한 대안으로 작용한다. 이 접근 방식은 시간을 절약하고 복잡한 기술적 장애물을 해결한다.

해당기사는 이코노타임즈에 게재되어 있으며, 번역 퍼블리싱 허가를 받았습니다.